zusammenhang l2-cache und hauptspeicher

RaistlinMajere · 10.10.2006, 12:51

letztens hat mir jemand gesagt, daß bei älteren systemen (win9x) nicht das OS die sinnvolle verwendung bestimmter mengen an hauptspeicher verhindern würde, sondern dies am l2-cache des verwendeten prozzis liegen würde.
ich persönlich habe zu win98se-zeiten die erfahrung gemacht, daß sich das OS ab 384mb "komisch" verhält, d.h. lustige fehler bzgl. zu geringen hauptspeichers meldet etc., wo hingegen ich stets vernommen habe, daß ab win2k das speichermanagement wesentlich effizienter funktioniert und daher die devise gilt "mehr ram->besser" (ohne die details dazu zu kennen).

kann jemand mit ahnung diesbzgl. bitte seinen senf dazu abgeben? existiert tatsächlich ein OS-unabhängiger zusammenhang zwischen l2-cache und hauptspeicher, dem zufolge eine bestimmte anzahl an RAM bei einem bestimmten l2-cahce einfach keinen sinn mehr macht?

opa12 · 10.10.2006, 15:32

Es gab glaube ich aml eine Grenze bei den Pentium CPU's.
Da war der L2 Chache noch nicht in der CPU sondern am Board und je nach verwendetem Chipsatz (alle vor dem legendärem BX) war die Cachable Area 64MB oder 512MB.
Bei einigen Boards konnte mann den L2 mit einem eigenen Modul aufrüsten.
Was bedeutete das der Ram über 64MB nicht gecached wurde und somit langsamer im Zugriff war.
Seit den PII und BX Chipsatz ist das glaube ich aber Geschichte.
Windows 98 hatt meines Wissen nach Stabilitätsprobleme ab 512MB.
Ich habe auch die Erfahrung gemacht das Win98 mit mehr als 256 nichts anfangen kann (das ist aber schon lange aus

Wolverine · 10.10.2006, 21:57

Zitat:

Original geschrieben von opa12

Ich habe auch die Erfahrung gemacht das Win98 mit mehr als 256 nichts anfangen kann

Also das kann ich auch bestätigen.
Win98 und >256 MB Ram war unnötig und braucht nichts mehr.

Ich glaube nicht, dass da irgend ein Zusammenhang zwischen dem L2-Cache und dem Ram besteht.
Bei einem 32bit OS ist sowieso bei 4GB Schluß . . .

opa12 · 11.10.2006, 00:10

Info die ich dazu gerade noch gefunden habe.
http://www.heise.de/ct/faq/hotline/01/08/14.shtml

# Tag RAM Chip 82459

Damit aber nicht genug. Die "alte" und die "Neue" Version des Pentium II weißt auch noch einen Unterschied bei den verwendeten Tag RAM Chips auf. Der L2 Cache wird bei allen Prozessoren mit dem halben Takt des Prozessors betrieben. Hierfür wird ein separater Controller benötigt, den Intel eben nicht im Kern selbst integriert hat. Einer der Unterschiede liegt dabei in der Cacheable Area dieses Controllers. Bei den Klamath Modellen (PII 233 - 300) war dies ein Chip mit der Bezeichnung 82459AB. Dieser Chip konnte bis 512 MB als Cacheable Area verwalten. Dadurch war es nicht möglich ein solches System mit mehr als 512 MB RAM auszustatten. Bei den ersten Modellen mit Deschutes Kern und 333 MHz wurde der Nachfolger dieses Chips, der 82549AC, verwendet. Der war zwar in der Lage mit höheren Takten umzugehen, hatte aber immer noch die Beschränkung bei der Cacheable Area. Spätere Modelle des 333 und auch die Nachfolger (PII 350, 400 und 450) wurden mit einer Serie von Tag RAM ausgestattet, die in der Lage waren, eine Cacheable Area von 4GB zu verwalten. Sie tagen die Bezeichnung 82459AD und werden bei Intel intern als T6P-e bezeichnet.

10.10.2006, 12:51	#1
RaistlinMajere Inventar Registriert seit: 06.04.2001 Alter: 44 Beiträge: 2.343	zusammenhang l2-cache und hauptspeicher letztens hat mir jemand gesagt, daß bei älteren systemen (win9x) nicht das OS die sinnvolle verwendung bestimmter mengen an hauptspeicher verhindern würde, sondern dies am l2-cache des verwendeten prozzis liegen würde. ich persönlich habe zu win98se-zeiten die erfahrung gemacht, daß sich das OS ab 384mb "komisch" verhält, d.h. lustige fehler bzgl. zu geringen hauptspeichers meldet etc., wo hingegen ich stets vernommen habe, daß ab win2k das speichermanagement wesentlich effizienter funktioniert und daher die devise gilt "mehr ram->besser" (ohne die details dazu zu kennen). kann jemand mit ahnung diesbzgl. bitte seinen senf dazu abgeben? existiert tatsächlich ein OS-unabhängiger zusammenhang zwischen l2-cache und hauptspeicher, dem zufolge eine bestimmte anzahl an RAM bei einem bestimmten l2-cahce einfach keinen sinn mehr macht? ____________________________________ "Life is like a box of rockets," said the Marine. "You never know what you´re gonna ret." Then he pulled the trigger of his BFG9000.

10.10.2006, 15:32	#2
opa12 Hero Registriert seit: 07.10.2002 Beiträge: 872	Es gab glaube ich aml eine Grenze bei den Pentium CPU's. Da war der L2 Chache noch nicht in der CPU sondern am Board und je nach verwendetem Chipsatz (alle vor dem legendärem BX) war die Cachable Area 64MB oder 512MB. Bei einigen Boards konnte mann den L2 mit einem eigenen Modul aufrüsten. Was bedeutete das der Ram über 64MB nicht gecached wurde und somit langsamer im Zugriff war. Seit den PII und BX Chipsatz ist das glaube ich aber Geschichte. Windows 98 hatt meines Wissen nach Stabilitätsprobleme ab 512MB. Ich habe auch die Erfahrung gemacht das Win98 mit mehr als 256 nichts anfangen kann (das ist aber schon lange aus

11.10.2006, 00:10	#4
opa12 Hero Registriert seit: 07.10.2002 Beiträge: 872	Info die ich dazu gerade noch gefunden habe. http://www.heise.de/ct/faq/hotline/01/08/14.shtml # Tag RAM Chip 82459 Damit aber nicht genug. Die "alte" und die "Neue" Version des Pentium II weißt auch noch einen Unterschied bei den verwendeten Tag RAM Chips auf. Der L2 Cache wird bei allen Prozessoren mit dem halben Takt des Prozessors betrieben. Hierfür wird ein separater Controller benötigt, den Intel eben nicht im Kern selbst integriert hat. Einer der Unterschiede liegt dabei in der Cacheable Area dieses Controllers. Bei den Klamath Modellen (PII 233 - 300) war dies ein Chip mit der Bezeichnung 82459AB. Dieser Chip konnte bis 512 MB als Cacheable Area verwalten. Dadurch war es nicht möglich ein solches System mit mehr als 512 MB RAM auszustatten. Bei den ersten Modellen mit Deschutes Kern und 333 MHz wurde der Nachfolger dieses Chips, der 82549AC, verwendet. Der war zwar in der Lage mit höheren Takten umzugehen, hatte aber immer noch die Beschränkung bei der Cacheable Area. Spätere Modelle des 333 und auch die Nachfolger (PII 350, 400 und 450) wurden mit einer Serie von Tag RAM ausgestattet, die in der Lage waren, eine Cacheable Area von 4GB zu verwalten. Sie tagen die Bezeichnung 82459AD und werden bei Intel intern als T6P-e bezeichnet.

Aktive Benutzer in diesem Thema: 1 (Registrierte Benutzer: 0, Gäste: 1)