Ich denke mal, der Proz wird nicht so schlecht werden. Die Technischen Daten lesen sich jedenfalls sehr gut:
Zwei Befehlsdecoder, 2xMMX, 2xSSE, 1,5xInteger, dazu einen dicken Cache.
Die Quelle enthält übrigens einen kleinen Fehler, und zwar sollen sowohl die Pipeline des C5X als auch die des CZX nur 16 Pipe Stages bekommen. Das kann sich allerdings ruck zuck ändern...
Die P4 Kompatibelität ist übrigens nicht von seiten VIA's bestätigt worden, sondern nur eine Annahme, da das Blockschaltbild von C5X schon sehr in diese Richtung zeigt.
____________________________________
Neun von zehn Stimmen in meinen Kopf sagen ich bin nicht verrückt. Die andere summt die Melodie von Tetris...
|
21.10.2001, 11:12
Baum-Darstellung