![]() |
![]() |
|
![]() |
![]() |
|
Hardware-Beratung & Erfahrungen Rat & Tat bei Fragen wie "Was soll ich kaufen?", "Was ist besser...?", "Wer hat Erfahrungen mit...?", "Wieviel RAM, Festplattenspeicher, MHz,...?" sowie Garantie-, Reparatur- und Service-Probleme. |
![]() |
|
Themen-Optionen | Ansicht |
![]() |
#1 |
Inventar
![]() Registriert seit: 08.11.2000
Alter: 42
Beiträge: 1.524
|
![]() so wie hier:
Infineon DDR RAM 256 MB CL2 hab das mal in der HTL irgendwo gehört aber leider schon vergessen! Vielleicht kanns mir wer schnell erklären!
____________________________________
H.E.W.L.E.T.T.: Hydraulic Electronic Worker Limited to Exploration and Terran Troubleshooting |
![]() |
![]() |
![]() |
#2 |
Veteran
![]() Registriert seit: 26.10.2000
Beiträge: 387
|
![]() 8.4.3 RAS - CAS - was?
Die Kennzahlen "RAS" und "CAS" oder Ähnliches hört man immer wieder. Was diese zu bedeuten haben soll hier kurz erklärt werden. Auch in den folgenden Abschnitten befinden sich häppchenweise weitere Parameter - das Weiterlesen lohnt sich also ![]() Damit ein SDRAM-Chip bei der Adressübergabe überhaupt weiss, um welchen Adressteil es sich grade handelt, gibt es die Signalleitungen "RAS" (Row Adress Strobe) und CAS (Column Adress Strobe). Werden also grade die Zeilenbits übertragen, ist RAS aktiv, bei den Spaltenbits eben CAS. Diese Art der Übertragung spart nicht nur zusätzliche Leitungen, sondern sorgt auch noch für einen anderen Effekt. Der Bank-Select-Befehl kann gleichzeitig mit der ersten Zeilenadresse gesendet werden. Liegt genau diese Signalkombination ("Aktive- Kommando") an, lesen die Sense Amps die entsprechenden Zeilen komplett aus und puffern den Inhalt. Dieser Vorgang geht aber nicht beliebig schnell, weshalb die Daten erst nach einer gewissen Wartezeit in den Sense Amps bereitliegen. Diese Zeitverzögerung heisst "RAS-to-CAS-Delay", kurz "t_RCD" ("_" bedeutet tiefgestellte Zeichen). Erst nach der Zeit t_RCD kann die Spaltenadresse vom Chipsatz an die ensprechenden Sense Amps geschickt werden. Die Zeit vom Befehl bis zum Anliegen des entsprechenden Spaltenbits im Ausgangsregister ("Latch") für die jeweilige Datenleitung heisst "CAS Latency" (CL, auch t_CL). Von diesen Datenleitungen liest der Chipsatz schliesslich die angeforderten Daten. von hier mfg, teotmb |
![]() |
![]() |
![]() |
#3 |
Inventar
![]() |
![]() einfach gsagt: CL bedeutet CAS latency, die verzögerung, bis der nächste datenblock übertragen wird. 2 is schneller, 2.5 is langsamer
(man verbessere mich...) |
![]() |
![]() |
![]() |
#4 |
Veteran
![]() Registriert seit: 10.01.2001
Beiträge: 478
|
![]() |
![]() |
![]() |
![]() |
Aktive Benutzer in diesem Thema: 1 (Registrierte Benutzer: 0, Gäste: 1) | |
|
|