Veröffentlicht am: 31.05.2002 13:55:04
Nicht nur Transistoren werden immer kleiner, auch die Leiterbahnen, also die Verdrahtung zwischen ihnen, muss zwangsläufig auch immer „kleiner“ werden. Infineon hat es nun geschafft, diese auf 40 Nanometer zu „verengen“.
Derzeitige Lithografiegeräte kommen nur sehr schwer unter 100 nm. Die kommende 90nm-Generation wird nicht vor 2005 erwartet und Prototypen gibt es auch erst in wenigen High-Tech-Labors. Bei der neuen Technik wird zunächst der Wafer normal belichtet. Anschließend werden durch einen chemischen Prozess die erzeugten „Grabenstrukturen“ in den Schichten auf dem Wafer nachträglich verengt.
Die Evaluation zeigte, dass es kein lösbares Problem sei die Verkleinerung von Chips voranzutreiben. Bei der Evaluation werden Chip-Verdrahtungen auf eine hohe Beständigkeit gegen Elektromigrations-Effekte geprüft. Die Verbdingungen müssen sehr hohe Ströme aushalten können. Laut Infineon hat man kurzzeitig Stromdichten von 80 bis zu 100 Millionen Ampere pro Quadratzentimeter durch die Chips gejagt.
Die derzeitige Verdrahtungs-Technologie kann prinzipiell auch für zukünftige Chips verwendet werden. Diese soll laut „International Technology Roadmap for Semiconductors“ (ITRS) bis zum Jahr 2016 reichen.
Es kamen zwar immer wieder Zweifel auf, dass man das "Moore'sche Gesetz" auch in Zukunft erfüllen könne, doch wiedereinmal hat es sich abermals bestätigt. Laut Moore, Physiker und Mitbegründer der Intel Corporation, verdoppelt sich die Leistungsfähigkeit und die Anzahl der Transistoren auf einem Chip alle 18 Monate.
Infineon
wan