zusammenhang l2-cache und hauptspeicher

[opa12]

Info die ich dazu gerade noch gefunden habe.
http://www.heise.de/ct/faq/hotline/01/08/14.shtml

# Tag RAM Chip 82459

Damit aber nicht genug. Die "alte" und die "Neue" Version des Pentium II weißt auch noch einen Unterschied bei den verwendeten Tag RAM Chips auf. Der L2 Cache wird bei allen Prozessoren mit dem halben Takt des Prozessors betrieben. Hierfür wird ein separater Controller benötigt, den Intel eben nicht im Kern selbst integriert hat. Einer der Unterschiede liegt dabei in der Cacheable Area dieses Controllers. Bei den Klamath Modellen (PII 233 - 300) war dies ein Chip mit der Bezeichnung 82459AB. Dieser Chip konnte bis 512 MB als Cacheable Area verwalten. Dadurch war es nicht möglich ein solches System mit mehr als 512 MB RAM auszustatten. Bei den ersten Modellen mit Deschutes Kern und 333 MHz wurde der Nachfolger dieses Chips, der 82549AC, verwendet. Der war zwar in der Lage mit höheren Takten umzugehen, hatte aber immer noch die Beschränkung bei der Cacheable Area. Spätere Modelle des 333 und auch die Nachfolger (PII 350, 400 und 450) wurden mit einer Serie von Tag RAM ausgestattet, die in der Lage waren, eine Cacheable Area von 4GB zu verwalten. Sie tagen die Bezeichnung 82459AD und werden bei Intel intern als T6P-e bezeichnet.