erzählts ma bitte was über DDR, R & SL RAM

[Venkman]

ha bne maturafrage die hl speicher heisst und nachdem zeit gerade rar ist wollt ich fragen ob ir das kurz mal erklären könntet - die ausarbeitung is fürn A******
ZITAT: ... EInführung : ..."Die Gegenwart. Weniger als 64MB zu benutzen wäre dumm. Der ambitionierte Anwender hat gar 256MB"


Rambus : kleine bandbreite (16bit), Takt bis zu 800MHz, verwendung mehrerer Module zur Bandbreitenverbreiterung, irgenda komische busstruktur -> dummymodule müssen bei leeren steckplätzen installiert werden, erstmals in N64 konsole verwendet, teuer - richtig??? was gibts noch

DDR - double data rate - relativ günstig, weiterentwicklung sdram steigende und fallende flanke wird verwendet - ?? - wie soll ich mir das genau vorstellen

SL Ram - ähm jo was soll das sein?



donk

[ascii]

DDR (Double Data Rate) – SDRAM

Intern sind sie aus vier unabhängigen Bänken aufgebaut, die parallel Instruktionen abarbeiten können. Das Prinzip der DDR-SDRAMs beruht auf der Erweiterung der Bandbreite durch Nutzung beider Taktflanken ® Verdopplung des Datendurchsatzes gegenüber SDRAM.
Durch den Datentransfer bei beiden Flanken des Taktsignals sind Laufzeitverzögerungen sehr kritisch. Im Gegensatz zu SDRAM, nutzt DDR-SDRAM deshalb für die Synchronisierung des Datentransfers nicht nur den normalen Systemtakt, sondern ein zusätzliches so genanntes bidirektionales Strobe-Signal DQS welches parallel zu den Daten läuft. Der grundlegende Nutzen von DQS ist das Ermöglichen eines Highspeed-Datentransfers für jeden Datenpin. Dies geschieht durch die Reduzierung von Zugriffszeit und Laufzeitverzögerung zwischen Speicher und Chipsatz. Außerdem ist durch das Strobe-Signal ein leichtes Abdriften des Bustaktes zwischen Chipsatz und Speicher unproblematisch.
Um das exakte Timing zwischen Daten-Strobe-Signal DQS und Daten DQ zu ermöglichen, müssen beide die gleichen physikalischen Bedingungen, wie Leiterbahnlänge und -kapazität vorfinden. Änderungen in der Umgebung durch Temperatur- oder Spannungsschwankungen wirken sich deshalb auf DQS und DQ gleichermaßen aus ® keine zusätzlichen Timing Probleme ® sicherer.
Bei einem Lesebefehl generiert und steuert das DDR-SDRAM das bidirektionale Strobe-Signal und zeigt dem Chipsatz mit der steigenden und fallenden Flanke die gültigen Daten DQ an. Umgekehrt verhält es sich bei einem Schreibvorgang. Beim Schreiben müssen die Daten allerdings beim jeweiligen Flankenwechsel des DQS schon am Datenpin des Speichers anliegen
Spitzenwerte in der Transferrate von PC200/266-Modulen (1,6 bzw. 2,1 GByte/s) sind natürlich nur zwischen Chipsatz und Speicher möglich. Der weitere Transfer der Daten zum Prozessor oder der Grafikkarte via AGP-Bus entspricht den Transferraten von PC100/133-SDRAM. Moderne Chipsätze können durch ihre Pipeline-Architektur die eingelesenen Daten puffern und an verschiedene Empfänger abgeben. Deutliche Performance-Vorteile sind deshalb in sehr speicher- und grafikintensiven Multitasking-Umgebungen zu erwarten.
DDR-SDRAM basieren auf Standard-SDRAM und verwenden ebenfalls DIMM-Platinen für Speichermodule.

[ascii]

wenn du willst, kann ich dir eine kleine zusammenfassung von SDRAM, EDORAM, RAMBUSRAM, DDRRAM schicken??!!!

[Moose]

hmm, wer hot des ausgorbeitet?

[ascii]

a htler natürlich!ps: bei der ausarbeitung sind natürlich noch bildchen dabei!!

[renew]

@Textstandard

Könntest mir das vielleicht auch mehln? Ich brauchs zwar nicht unbedingt, aber mich würds interessieren.

llr@gmx.at

[ascii]

i know, habs grad gesehen! natürlich, is scho unterwegs!

[Moose]

ascii wor da venky gmant

[eAnic]

In einer der letzten ct ausgaben steht übrigens auch einiges über Speicher und deren Aufbau und Funktion...

[renew]

Original geschrieben von Tristar
In einer der letzten ct ausgaben steht übrigens auch einiges über Speicher und deren Aufbau und Funktion...

wo? *blindbin...*