AMD: K10 mit AM2, AM2+ (HT3.0) und AM3 (DDR3) Mainboards

[kikakater]

AMD: Im Barcelona steckt K10

Herr Amato erläuterte einige K10-Details sehr genau, die etwa den dreistufigen Cache, den Speichercontroller und die überarbeiteten Virtualisierungsfunktionen betrafen. Dank Nested Page Tables, Tagged Translation Look-aside Buffer (Tagged TLB) und Device Exclusion Vector (DEV) sowie des deutlich beschleunigten (und bereits für kommende Achtkern-CPUs vorbereiteten) internen Crossbar-Switch sollen virtuelle Maschinen auf AMD64-K10-Prozessoren deutlich schneller laufen als auf Xeons. Die angekündigte IOMMU zur I/O-Virtualisierung kommt aber erst 2008, also wohl mit dem Barcelona-Nachfolger Shanghai. Dieser spricht dann auch HyperTransport 3.0, zugehörige Server-Chipsätze dürften dann – wie bei Intel – PCI Express 2.0 bringen.

Den Datentransfer zwischen den Rechenwerken in den Kernen, deren L1- und L2-Caches, dem gemeinsamen L3-Cache und den Speichercontrollern will AMD beim K10 wesentlich optimiert haben, etwa durch ausgefeiltes Prefetching und verbesserte Koordination der verschiedenen Pufferstufen und des Speichercontrollers bei der Verarbeitung von Zugriffsbefehlen.

Die K10-Architektur des Barcelona steckt auch in den Desktop-Prozessoren, sowohl in den Vierkernen (Agena FX für die Quad-FX-Plattform und Agena für AM2-Boards) als auch in den Kuma-Doppelkernen, weshalb also auch diese Prozessoren bei gleicher Taktfrequenz deutlich schneller rechnen sollen als aktuelle K8-AMD64-CPUs. Dass die kommenden K10-Prozessoren trotz höherer Rechenleistung und mehr Kernen (teilweise) den gleichen Energiebedarf wie die aktuellen K8-Doppelkerne haben werden, verdanken sie laut Amato auch ausgefeilteren Stromspar-Funktionen, etwa einer sparsamen Schaltungstechnik für den L3-Cache, der pro Kern unterschiedlich einstellbaren Taktfrequenz oder auch dem verstärkten Einsatz von Clock Gating, also dem gezielten Abschalten aktuell ungenutzter Funktionsblöcke.