Die 6 oder 8 Nanosekunden geben die Zugriffszeit an, und sind mitbestimmend, wenn es darum geht, wie schnell eine geforderte Speicheradresse ausgegeben werden kann. Von ihnen hängt zum Beispiel auch ab, wie schnell man das Timing einstellen kann. Wenn jetzt Dein Board mit 100 MHz Bustakt läuft, reicht beides, um den PC100 Spezifikationen gerecht zu werden (hoffe ich jedenfalls). Die 6 ns PC100 RAMs waren eine Zwischenstufe zu den 133ern. Im Allgemeinen eignen sie sich etwas besser zum Übertakten des FSB (auf 112 oder so), aber das muß bei Gott nicht der Fall sein. Es sind nun einmal PC100er RAMs, und es kommt noch auf einige Faktoren neben der Zugriffszeit an, die entscheiden, ob der Speicherchip schnelleren Takt verträgt, oder nicht. Daß diese dann 1000/6 = 166 MHz vertragen, ist nicht der Fall, PC133er mit CAS 2 Latency haben übrigens 5.4 ns max. Zugriffszeit
Jedenfalls kannst Du getrost 133er RAMs (CAS 2 bevorzugt) nehmen, kompatibel sind sie sicher, die 133er vertragen nur mehr Geschwindigkeit.
PS: ECC heißt Error Correction Code, das ist eine hardwaremäßig implementierte Lösung, die einzelne Bitfehler nicht nur erkennen, sondern auch korrigieren kann (z.B.: Du speicherst verschiedene Prüfsummen, und durch die Kombination dieser kannst Du dann erkennen, wo der Fehler gemacht wurde und korrigieren, auch wenn der Fehler in der Prüfsumme selbst ist).
Dadurch sind die Chips (zumindest die EDOs) auch höher und mit zus. Speicher versehen)
lG, mig
PS: Habe den Unsinn, den ich zuerst geschrieben habe korrigiert ... Habe etwas über burst read / write geschrieben, fragt mich nicht warum #-)
[Diese Nachricht wurde von mig am 31. Juli 2000 editiert.]
|