Morgen!
Also hier die versprochene Fortsetzung.
Von intel nun zu AMD. AMD hat mit dem K6-2, wie wir ja alle wissen, neues Leben in den Sockel 7 gebracht. Auf guten, älteren S7 Boards funkt der K6-2 sogar. AGP und 100MHz Bus wurden neu eingeführt und AMD konnte mit AMD bis zum PII/333 relativ gut mithalten. Als intel dann mit dem 100MHz FSB kam, wurde immer deutlicher der Nachteil des Sockel 7 sichtbar, der L2 der im Verhältnis zum CPU Takt immer langsamer wurde. Der Rest ist eh bekannt und erspare ich mir und euch.
Mit dem K7 kam dann der Slot A. Das Problem war nur, daß dort wo intel mit dem externen L2 aufgehört hat, AMD mit dem L2 am Prozessormodul erst angefangen hat. Rest ebenfalls bekannt.
Um zum Ende zu kommen. Es war (für mich zumindest) von Anfang an klar, daß der SlotA nut eine relativ kurze Lebensdauer haben wird. VIA und AMD hätten aber vermeiden können, daß es so weit kommt und man wahrscheinlich nur auf AMD 750 Boards mit Adaptern arbeiten kann.
@karl: Sei mir bitte nicht böse, aber wenn du das K7V erst vor 2 Monaten gekauft hast, bist selber Schuld. Es war schon im Mai sicher (und davor auch nicht unbekannt), daß AMD mit einem Sockel diesen Sommer starten wird. Traurig, aber wahr. Auch Anfang Mai war schon spekulativ die Rede, daß der Thunderbird auf Kx133 nicht funkt, und Adapter aufgrund der komplizierteren Technik des Ev6-Buses entweder nur sehr schwer machbar, und wenn ja, realtiv teuer sein werden.
Nimms aber nicht persönlich!
@sonic: Der Schritt war schon Notwendig, denn wer hätte für einen normalen Prozessor soviel gezahlt wie für einen PPro? Du nicht, ich nicht und auch sonst nur wenige.
Ein paar Daten zum PPro:
Transistoren:
5,500,000 (includes 2x 8 KB L1 Cache), plus
15,500,000 for 256 KB L2 Cache, or
31,000,000 for 512 KB L2 Cache, or
2x 31,000,000 for 1 MB L2 Cache
Process Technology
4M, 0.50 µm, BiCMOS (150 MHz)
4M, 0.35 µm, BiCMOS (166, 180, and 200 MHz)
4M, 0.50 µm for 256 KB L2 Cache
4M, 0.35 µm for 512 KB or 1 MB L2 Cache
Die Size
306 mm² (0.50 µm)
196 mm² (0.35 µm)
202 mm² (0.50 µm 256 KB L2 Cache)
242 mm² (0.35 µm 512 KB L2 Cache)
2x 242 mm² (0.35 µm 1 MB L2 Cache)
Der erste PII in 0,28 µm gefertigt hatte eine Die Size von 203 mm². Wennst jetzt noch 512 KB L2 mit ca. 150mm² (in 0,28 µm) dann hätte der PII eine Size von ~350mm² gehabt. Nicht wirklich wirtschaftlich. Außerdem viel zu teuer und viel zu heiß.
Alles klar?
------------------
**************************
"Errare humanum est"
**************************
MfG, Authentic!