@spiral_23
des sagt ihm jetzt sicher irrsinnig viel *gg*
na aber im grunde is die erklärung eh richtig...aber viell. a bissi "erweiterte" erklärung
CL >= t_CAC / t_CLK
wobei:
CL ... CAS Latency
t_CAC ... Column Access Time
t_CLK ... Clock Cycle Length
die CAS Latency gibt also das verhältnis registerzugriffszeit / taktzykluslänge an...
je kleiner nun dieser wert desto "schneller" der RAM baustein...
____________________________________
Best regards, ZeD
--
\"Quis custodiet ipsos custodes?\" (Juvenal)
--
\"Wer die Sicherheit der Freiheit vorzieht, ist zurecht ein Sklave.\" (Aristoteles)
|