P6 Retirement Unit & SIMD/SSE/SSE2
 

[edit]: Schaut euch bitte zuerst das Retirement.jpg an, und lest dann mein Post![/edit]

Hi, weiß irgendjemand sagen ob ich das mit der Retirement Unit richtig verstanden habe:

In die Pipelines kommen 3 Instructions die nun "im ideal Fall" gleichzeitig abgearbeitet werden und die bearbeitung (decoding, dispatching and execution) gleichzeitig beendet werden. Dann sind die Instructions quasi in der richtigen reihenfolge und die retirement unit muss die instructions nicht erst wieder in die richtige reihenfolge (nämlich in der die 3 instructions die Pipelines "betreten" haben) bringen. Anders wäre es wenn angenommen die letzte instruction, die die Pipeline "betreten" hat, als erstes fertig ist: dann muss die Retirement Unit dafür sorgen, dass die instructions auch in der richtigen reihenfolge wieder abgearbeiten werden, sprich wenn nun die letzte instructions, die die pipeline betreten hat, als erstes fertig ist, muss die Retirement Unit dafür sorgen, dass diese Instruction trotzdem noch als letzte vom Prozessor verarbeitet wird. Ist das richtig??

Und wie funktionieren SIMD/SSE/SSE2??

Danke für eure antworten...

PredeX

http://www.meldemann.com/skripten/CS...en/ProArch.PDF

Hier findest du was über Pipelining, Branch Prediction, Flynn-Klassifikation (SIMD usw..), eine allgemeine Einführung in die Prozessorarchtektur (x86er)

Sollte halbwegs verständlich geschrieben sein das Skriptum.

(I)SSE(2) ist (Intel) Streaming SIMD (Single Instruction Multiple Data) Extention (2) und realisiert genau das (im Link beschriebenen) SIMD. (Kapitel 1.3)